Home

Computer

x86 Prozessoren

Site Map

Der Intel 80486

In einer lockeren Reihe will cih die Hardwareentwicklung der x86 Reihe beleuchten. Heute geht es um den i486, den zweiten 32-Bit Prozessor von Intel. Er zeichnete sich nicht wie seine Vorgänger durch Erweiterungen der Architektur aus, die sich in neuen Modi oder weiteren befehlen niederschlug, sondern der Integration von vorher externen Bausteinen.

Die für wichtigsten beiden Feature des 486 waren ein auf dem Chip integrierter Cache, wodurch der auf dem Motherboard integrierte Cache zu einem Level 2 Cache wurde und auch Systeme möglich wurden die auf einen externen Cache verzichteten, ohne massiv an Geschwindigkeit einzubüßen. Das zweite war die Integration des Fließkommaprozessors in die CPU. Intel bezeichnete den Prozessors erstmals bei der Vorstellung nicht mehr als 80486, sondern i486. Als später weitere Versionen erschienen, wurde das Namensschema durch angehängte Buchstaben/Zahlen Versionen ergänzt.

Allgemeine Verbesserungen

Bedingt durch den integrierten Cache arbeitete der 486 mit einem extern angelegtem Takt der dem internen entsprach. Beim 386 musste dieser doppelt so hoch sein. Das vereinfachte den Systemaufbau. Trotzdem hatte er eine doppelt so hohe Datenrate zum Speicher. Im Burst Mode konnte er pro Takt ein Datenwort (32 Bit) Transferieren. Beim 80386 waren dafür zwei Takte notwendig. Der neu eingeführte Burstmode, der bis zu 16 Bytes auf einmal abholte war eine wesentliche Verbesserung, die man auch intern nutzte beim Fetchen von Code oder Daten. Durch das interne Cachen war die Busbelastung geringer. Obwohl im Code Schreibzugriffe nur 7% ausmachen entfielen auf sie 70% der Busbelastung, weil sie nicht gecacht wurden. Der interne Cache bedeutete auch, dass der Prozessor weniger stark von einem externen Cache profitierte als der 80386. Der durchschnittliche Performancegewinn durch einen zweiten (Level 2) Cache betrug 10-15%. Je nach Anwendung mit Extremwerten von 5-40%. Cache SRAMs mussten eine Zugriffszeit von 15 Nanosekunden bei 33 MHz aufweisen. Auch beim Weglassen eines zweiten Caches war der Performanceeinbruch beim Zugriff auf den langsamen DRAM Speicher nicht so hoch. Beim 386 verringerte ein Wartezyklus die Geschwindigkeit um 20%, beim 486 nur um 6%

Verbesserungen des internen Aufbaus führten dazu, dass die meisten Instruktionen in einem Takt ausgeführt werden konnten. Im Instruktionsmix konnte ein 486 alle 1,95 Takte eine Instruktion ausführen. (386: 4 Takte pro Instruktion). Dafür wurde die Instruktionspipeline von drei auf fünf Stufen verlängert. Neu eingeführt wurde auch ein Write-Buffer der er es ermöglichte, während eines Schreibzugriffes den nächsten Befehl auszuführen, ohne auf dessen Abschluss zu warten.

Die FPU war nun im Prozessor integriert, das bedeutet zum einen profitierte sie von den anderen Einheiten die Daten aus dem Speicher cachten und vorrausschauend luden. Das verringerte vor allem die Ausführungszeit der Load/Store Befehle von 11 auf 3 Takte. Zum anderen war die Kommunikation nun synchron anstatt asynchron und damit schneller. Man hatte auch den internen Aufbau verbessert, so bearbeitete die FPU pro Takt acht Bits anstatt zwei Bits beim 387 Coprozessor, sie brauchte damit erheblich weniger Zyklen zur Ausführung. Die Geschwindigkeit stieg so um den Faktor drei bis vier.

Mit der 33 MHz optional, bei höheren Takten notwendig, war erstmals die aktive Kühlung der CPU. Vorher reichte ein passiver Kühlkörper und die Oberfläche des Gehäuses zur Abgabe der Abwärme aus. Die 33 MHz Version des 486 hatte jedoch eine Spitzenabgabe von 13,78 Watt. Damit eine Temperatur von maximal 52°C an der Oberfläche des Chip-Gehäuses zu gewährleisten erforderte eine gut ausgebaute Lüftung am besten im Zentrum des Stroms eines Gehäuselüfters. Damit war bei dieser Version noch ein Verzicht auf einen CPU-Lüfter möglich, die höher getakteten erforderten immer einen CPU-Lüfter. Im Allgemeinen wurden die 486 ab der 33 MHZ Version mit einem Lüfter versehen. Dies war damals noch nicht das pfundschwere Monstrum, das heute verbaut ist, sondern ein kleiner und leichter Ventilator auf der CPU.

Aufbau

Seit dem 8086 bekam die x86 Familie immer mehr Funktionseinheiten. Beim 80386 waren es schon sechs, beim 80486 kamen nun drei weitere hinzu, sodass es nun neun waren:

Bus Interface Unit: Sie kommunizierte mit der Außenwelt. Sie hatte Verbindungen zur Cache Unit mit separaten Pfaden für Daten und Adressen und zur Instruction Prefetch Unit mit einem 32 Bit Datenbus.

Daten zur Cache Unit wurden immer 16 Byte weise transferiert. Um Schreibtransfers während dieser Zeit nicht zu verzögern hatte die BIU vier Schreibbuffer von jeweils 4 Byte Größe.

Die CPU hatte nun eine fünfstufige Pipeline (die 80386 hatte noch drei Stufen) welche die Befehlsausführung deutlich beschleunigte. Jede Stufe wurde in einem Takt durchlaufen. Dabei wurde das Dekodieren in zwei Stufen durchgeführt, wobei in der ersten Stufe der Speicherzugriff initiiert wird. Das beschleunigte die Befehle, die Daten aus Adressen vom Speicher holten deutlich. Als Nachteil wurden Befehle die in der ersten Instruktion ein Register verändern und dann mit dem veränderten Registerinhalt Speicher adressierten langsamer und braucht drei anstatt zwei Takte.

Die Cache Unit hatte einen 8 Kbyte "unified" Cache, d.h. er unterschied nicht zwischen Daten und Code und bufferte beides ab. Der Cache war in Cachelines von 16 Byte Größe organisiert. Jede Cachline nahm einen 16 Byte langen Block aus dem Speicher auf. Zwei Buffer von jeweils 16 Bytes für Daten und Code nahmen einen solchen Block auf, sodass der Cache gleichzeitig vom Speicher lesen konnte wie auch eine Anfrage der Integer oder FP Unit beantworten konnte. Der Cache war vierfach assoziativ organisiert. Das bedeutet es gab vier Teile mit je 128 Cachelines und 2 KByte Größe. Jede Cacheline wurde wie folgt angesprochen:

• Die untersten 4 Bit adressierten ein Byte in einer Cacheline
• Die nächsten 7 Bits adressierten eine Cacheline in einem der vier Sektoren
• Die obersten 21 Bit waren das Tag Feld das bei Speichertransfers verglichen wurde

Der Zugriff auf den Cache geschah so: Der Cachekontroller bekam die Adresse eines Speicherzugriffs verglich die obersten 21 Bit mit dem Tag-Feld. Passte die folgenden 7 Bits so wurden die Daten aus dem Cache geholt, ansonsten aus dem Speicher nachgeladen. Da es vier Sektoren gab konnte man pro 2 KByte Speicherbereich so vier 16 Byte große Segmente abpuffern, Waren alle vier Cachlines pro 2 Kbyte gefüllt wurde die älteste bei einer neuen Anforderung verworfen. 

Schreibzugriffe wurden nicht gecacht und direkt an die BIU weitergegeben (Write through). Der interne Cache war mit der verlängerten Pipeline für den Großteil der höheren Geschwindigkeit des 486 gegenüber dem 386 verantwortlich. Er pufferte 90-95% aller Leezugriffe ab.

Die Instruction Prefetch Unit hatte die Aufgabe, den Code vorrausschauend zu laden, sodass die Dekodiereinheit laufend Anweisungen dekodieren konnte. Der Prefetch hatte eine niedrige Priorität und fand nur dann statt wenn keine Schreibzugriffe oder Lesezugriffe auf Daten anstanden. Durch den internen Cache waren diese aber seltener als beim 386 und so las die Prefetch Unit auch gleich 16 Bytes auf einmal, die sie gleichzeitig an den Cache und die Decodeeinheit weitergab. Sie hatte einen eigenen 32 Byte Puffer für Instruktionen. Beim herauslesen einer Instruktion wurde diese in Opcode und Adresse getrennt. Der Opcode wurde an die Dekodiereinheit übergeben, die Adresse an die Segmentationsheit zur Berechnung der linearen Adresse. Diese Queue wurde geleert, wenn die folgenden Bytes nicht in der Befehlsfolge vorkamen, wie bei Sprüngen, Unterprogrammaufrufen oder Interrupts.

Die Dekodiereinheit dekodierte in zwei Takten einen Befehl und übergab den zum Befehl gehörenden Microcode zur Steuerung an die Controleinheit. Auch ihre interne Pipeline wurde geleert, wenn die folgenden Anweisungen nicht der Reihenfolge beim Ablauf entsprachen.

Die Konrolleinheit wiederum steuerte die Berechnungen in der Integereinheit und Fließkommaeinheit sowie veranlasste Berechnungen der linearen Adresse, wenn dies Teil des Befehls war. Dafür gab es festverdrahteten Microcode, einfachere Subbefehle. Pro Takt übergab die Kontrolleinheit eine Zeile Microocde an die beiden Ausführungseinheiten. Die meisten einfachen Befehle erforderten nur diese Zeile, komplexere brauchten dann mehrere Zeilen Microcodes und dauerten mehrere Takte. Im Mittel konnte die 80486 einen Befehl in 1,95 Takten durchführen. Zwei 32 Bit Datenpfade verbanden sie mit dem Cache. Die Befehle welche die Integereinheit verarbeitete waren dieselben wie bei dem 386, nur sechs neue Instruktionen gab es.

Die Fließkommaeinheit arbeitete ähnlich. Sie war vollständig kompatibel zum 80387 Coprozessor und verarbeitete 32, 64 und 80 Bit Fließkommazahlen nach der Norm IEEE 754. Ihre Funktionen die auch transzendente Funktionen beinhalteten waren hardwareverdrahtet. Zur Komptabilität zum 80387 wurde ein Signal durch den Prozessorbus geschleift, das Ausnahmen signalisierte (z. B. bei der Division durch Null oder dem versuch eine Quadratwurzel aus einer negativen Zahl zu ziehen).

Die Integer Einheit entsprach der früheren ALU und führte logische Verknüpfungen und Ganzzahlrechnungen durch sowie alle Register-Register Operationen. Additionen, Subtraktionen, Bitverschiebe, Registerspeicherbefehle und logische Verknüpfungen konnten in einem Takt durchgeführt werden.

Die Segmentationsunit brauchte man in Modi, welchen den Adressraum segmentiert ansprachen. Das waren neben dem Real Mode auch der Protected Mode. Sechs Segmente waren durch Prozessorregister definiert, die Segmentdescriptoren enthielten (CS,DS, ES,FS,GS, SS). Insgesamt konnte das Programm aus 16383 Segmenten bestehen. Die Segmentationseinheit enthielt die Deskriptoren welche die Lage, Größe und Eigenschaft des Segmentes enthielten und bildete in den Adressiermodi, in denen die lineare Adresse aus einem Segmentregister und einem anderen Register gebildet wurde, die lineare Adresse.

Die Paging Unit war für das Bereitstellen von virtuellem Speicher zuständig. Sie erweiterte den Adressraum auf 47 Bits. Er wurde in Seiten von 4 KByte angesprochen. Dazu diente eine Übersetzungstabelle welche Seite im physikalischen Adressraum einer Seite im virtuellen Adressraum entsprach. Die Seitengröße war fest bei 4 KByte bei der IA32 Architektur (sie wurde auch satter nie geändert). Die Paging Unit übersetzte die 47 Bit Adressen in 32 Bit Adressen. Dazu hatte sie einen kleinen Speicher der die Daten über die 32 am häufigsten benutzten Seiten aufnahm. Diese sollten 99% aller Zugriffe abfangen. Weitere Tabellen konnten im Arbeitsspeicher untergebracht werden. War der Arbeitsspeicher voll, so gab die Paging Unit ein Signal ab, das vom Betriebssystem verarbeitet wurde und Speicher auf die Festplatte auslagerte und neuen Arbeitsspeicher für neue Seiten so freigab.

Der Fließkommaprozessor

Seit dem 8086 gab es einen optionalen Fließkommaprozessor den x87 (8087,80287 und 80387). Ein Board musste für die Aufnahme dieses Prozessors vorbereitet sein. Auf ein Steuersignal hin übernahm der Coprozessor Daten vom Hauptprozessor und führte eine Berechnung durch. Währenddessen musste der Hauptprozessor warten. Diese Chips waren sehr teuer und wurden zum vielfachen des Preises einer CPU verkauft. Dies war so erträglich, dass es auch Fremdhersteller gab, die schnellere oder preiswertere Fließkommaprozessoren entwickelten wie z.b. der Weitek-Coprozessor.

Die Integration des Coprozessors ermöglichte, wenn ein Programm die entsprechenden Befehle nutzte, nicht nur eine drastische Geschwindigkeitssteigerung bei Fließkommarechnungen, die Chips boten auch drei Genauigkeiten (32,64 und 80 Bit breite Zahlen mit 7,15 und 19 signifikanten Stellen) und berechneten auch zahlreiche mathematische Funktionen wie Sinus, Logarithmus oder Potenzen in der Hardware anstatt eine Softwwareroutine zu nutzen. Da der Prozessor nun hinter der Befehlspipeline und dem Decoder saß und auch die externe Kommunikation über Steuersignale entfiel, war er etwa 3-4 mal schneller als sein Vorgänger 80387.

Der Nutzen war bei den normalen Windows Anwendern eher gering. Wer nicht gerade Simulationen, vor allem im naturwissenschaftlichen Bereich einsetzte, merkte nichts davon, denn auch mit der Software Emulation konnte ein 486 über 100.000 Rechnungen pro Sekunde ausführen, damit waren auch komplexe Excel Tabellen im Bruchteil einer Sekunde neu berechnet.

Der Cache

Das Vorgängermodell 80386 bot erstmals eine Unterstützung für einen externen Cache. Sie war jedoch noch rudimentär und bestand darin, dass das Ready Signal einen halben Takt vor der Leseanforderung auf den Bus gelegt wurde, das gab dem Cachecontroller Zeit nach der Adresse im Cache zu suchen und die Daten auf den Bus zu legen. Caches waren seit der Takt der Prozessoren 16 MHz erreichte, nötig, weil DRAM Bausteine zu langsam waren.

Der 486 hatte einen Cache von 8 KByte auf dem Chip. Dieser war relativ klein, auch für damalige Verhältnisse. 80386 Systeme hatten meist 32 bis 128 KByte große Caches. So wurde er auch um einen Second Level Cache von 64 bis 256 KByte auf dem Motherboard ergänzt. Wichtiger als die Größe, war dass er im Chip steckte und in die Architektur eingebunden war. Schon der kleine Cache konnte die meisten Read-Zugriffe auf den Speicher abfangen. Die Schreibzugriffe, die 6% des Codes ausmachten, waren nun für 70% der Busbelastung zuständig. Gleichzeitig schaufelte er Bandbreite auf dem Bus für schnelle Block Transfers frei.

Der Cache konnte Queues und andere Buffer viel zuverlässiger und dauerhafter mit Daten versorgen. Es war ein gemeinsamer (unified) Cache für Daten und Code. Der Grund lag in MS-DOS das anders als "richtige" Betriebssysteme keine Schutzmechanismen für Codesegmente kannte und so selbst-modifizierenden Code erlaubte. Das machte einen eigenen Cache für Code überflüssig, denn sein Inhalt konnte wie bei Datencaches verändert werden. Aus demselben Grund arbeitete er nach dem Write-Through Verfahren. Ein Schreibzugriff (bei normalem Code nur aus dem Datensegment kommend) wurde sofort an den Arbeitsspeicher weitergegeben. Dies ist ineffektiver als das Write-Back verfahren bei dem man erst in den Speicher schreibt, wenn gerade keine anderen Zugriffe anstehen und die Daten erst mal nur im Cache hält. Es sichert aber eher die Konsistenz und ist vor allem bei Multiprozessorumgebungen das einfacher umsetzbare Verfahren als erst wenn der Cache Zeit hat die Daten an den Speicher übergibt (Write Back).

Der Cache konnte pro Takt eine Instruktion an den Befehlsdekoder abgeben.

Versionen und geschichtliche Bedeutung

Im Mai 1989 erschien zuerst der i486 mit 25 MHz. Erstaunt war man damals weniger über die neue Architektur (viele hatten, nachdem der 80386 die 32 Bit Architektur eingeführt hatte, mit weitergehenden internen Änderungen, wie mehr Register oder mehr als den sechs neuen Befehlen gerechnet) sondern dass dessen Einstandstaktfrequenz kleiner als die es 80386 war, der damals schon 33 MHz erreichte. Ein 486 war bei gleicher Taktfrequenz zweieinhalb mal schneller als 386.

Der 80486 tat sich deutlich schwerer als die Vorgänger, im Markt anzukommen. Die Systeme blieben sehr lange hochpreisig. Auch die Konkurrenz hatte daran ihre Schuld - AMD hatte eine Version des 80386 mit 40  MHz herausgebracht die zumindest bei Integerberechnungen nicht viel langsamer als ein 486-25 war. Dafür war ein 385-er System lange Zeit deutlich preiswerter. Auch stieg über die ersten drei Jahre die Taktfrequenz nur von 25 auf 33 MHz. So verwundert es nicht, dass noch 1992 Rechner mit dem i486 Prozessor erheblich teurer als 386-er Rechner waren. Neben einer Preissenkung des anfangs 3000 DM teuren Prozessors (schließlich war der Fließkommaprozessor integriert, den Intel alleine schon für über 1.200 DM verkaufte) begegnete dem Intel mit zwei Maßnahmen. Das erste war 1991 eine eigene Linie für das Billigsegment. Diese erhielt den Namenszusatz "SX", der normale Prozessor dagegen "DX". Intel hatte schon bei 8086 und 80386 "Sparversionen" vorgestellt. Diese waren im Datenbus halbiert. Diese Maßnahme machte damals Sinn, denn der 8086 war der erste 16-Bit Prozessor und der 80386 der erste 32 Bit Prozessor. Das bedeutete auch alle Peripheriebausteine mussten mit einem so breiten Datenbus arbeiten. Da die letzte Generation mit halb so großem Datenbus aber etabliert war, konnte man durch Halbieren des Datenbusses so Kosten bei den Mainboards sparen und preiswertere Computer ermöglichen.

Beim 486 machte diese Maßnahme keinen Sinn, als der 486SX als preiswerte Version erschien, waren 32 Bit Chipsätze längste eingeführt. Der 486SX hatte daher denselben Bus wie der 486DX, aber er er hatte einen abgeschalteten Fließkommaprozessor. Weiterhin gab es den SX-Prozessor nur mit niedrigen Takten: 16 bis 33 MHz, der 486 lief dagegen mit 25 bis 50 MHz. Die ersten 486Sx waren Ausschussexemplare - wenn man bei der Fertigung bei Tests feststellte das der Fließkommaprozessor nicht ordnungsgemäß arbeitete, zerstörte man mit einem Laser die Verbindungen zur FPU und verkaufte den Prozessor als 486SX. Auch Exemplare die nicht beim normalen Takt, aber bei einer niedrigeren Frequenz funktionierten, wurden als 486SX verkauft.

In der Arbeit mit ganzen Zahlen, was auf den Großteil der damaligen (und heutigen) Software zutraf gab es keinen Geschwindigkeitsunterschied zu einem gleich schnell getakteten 486. Die SX Serie erfreute sich vor allem bei Notebooks einer größeren Beliebtheit, weil sie ohne Lüfter auskam. Sie brauchte ohne die Fließkommaeinheit weniger Strom. Später folgte für Notebooks noch eine Serie mit integriertem Powermanagement (SLC). Die SX-Prozessoren waren pinkompatibel zu den DX Varianten. Zur Gewinnmaximierung führte Intel auch einen 487 ein, das war ein 486 DX, der auf den 486 SX gesteckt wurde und einen zusätzlichen Pin hatte. Er übernahm dann die gesamte Rechenarbeit des 486SX, der nun überflüssig war, aber nicht entfernt werden konnte (man hätte ihn ja sonst verkaufen können ...)

1994 folgten dann die Overdrive Prozessoren. Sie waren ein weiterer Schachzug, um den Markt zu beleben. Der normale 486 erreichte erst 1993 nach vier Jahren einen Takt von 50 MHz. Viel höher konnte man nicht gehen, weil sonst auch schnelle externe Cachebausteine nicht mehr nachkamen. Intel fertigte Exemplare mit einem Taktmultiplikator im Chip und verkaufte sie als "Overdrive" Prozessoren. Sie konnten in einen vorhandenen Prozessorsockel eingesteckt werden und liefen intern mit doppelter Frequenz, während die Anbindung an Speicher und I/O (der sogenannte Frontside Bus) mit der originalen Taktfrequenz lief. So wurde aus einem 25 M;HZ System ein 50 MHz, aus einem 33 MHz ein 66 MHz System. Diese Prozessoren hießen dann 486DX2. Das geniale für Intel und den Verbraucher war, dass man nur eine neue CPU für einen schnelleren Rechner kaufen musste. So sparte der Verbraucher Geld und Intel konnte pro Computer zweimal verdienen. Nur die Computerhersteller schauten in die Röhre.

Da das so gut klappte, folgten dann auch noch 486SX2 mit ebenfalls verdoppeltem internen Takt und der 486DX4. Anders als die Ziffer suggeriert, arbeitet er intern mit dem dreifachen Takt. Aus einem 25 bzw. 33 MHz System wurde so ein 75 bzw. 100 MHz System. Diese Overdriveprozessoren, die es auch in "neuen" Computern gab, waren sehr erfolgreich - sie verkauften sich besser als Intel lieb war, denn ein 486DX4 mit 100 MHz war so schnell wie der zur gleichen Zeit eingeführte Pentium mit 60-66 MHz, aber das Computersystem deutlich preiswerter.

AMD fertigte zuerst Klone der 486. Ab der 486DX2 Generation war dies aus rechtlichen Gründen nicht möglich und AMD setzte auf eigenen Microcode. Dieser war zuerst zu langsam, AMD glich dies bei den späteren Exemplaren durch einen größeren Cache auf dem Chip, 16 anstatt 8 kByte aus. Später konnten die Exemplare durch eine Hardware-Multiplikatonseinheit deutlich an Geschwindigkeit aufholen. AMD brachte auch einen DX4 mit interner Taktvervierfachung auf den Markt, der bis zu 133 MHz erreichte. Spätere Versionen (Takt bis zu 150 MHz) hatten einige Pentium Features wie einen Write Back fähigen Cache integriert und wurden daher mit einem PR (Pentium Rating) beworben. Bei einem PR75 war der Prozessor dann so schnell wie ein Pentium mit 75 MHz.

Es gab auch andere Chips die sich "486" nannten wie Cyrix 486, die aber von der Hardware zwischen dem 386 und 486 angesiedelt waren.

Die Embedded Variante des 486 wurde von Intel noch bis 2007 produziert. 2014 erschien der schon totgeglaubte erneut: Intel machte seinen Einstieg in die Arduino Welt mit dem Galileoboard, das einen 486DX2-er Kern enthält, dazu ergänzt um die Schnittstellen die man für den Anschluss von Arduino-kompatibler Hardware braucht. Und als Vortex86 mit einer Taktfrequenz bis 1 GHz wird er bis heute noch produziert. Er basiert auf Basis eines Konkurrenzdesigns von SIS, das einige Pentiumfeatures integriert (z.B. MMX Instruktionen). Aufbauend auf diesem Prozessor sind Industriecomputer im ITX Format erhältlich und auch 2014 erscheinen noch neue Rechner mit dem Vortex86.

Eine weitere Bedeutung war, dass es Intel mit dem 486 geschaffte hat sich endlich von der Geschwindigkeit des Speichers abzukoppeln. Mit einer internen Taktvervielfachung konnten die CPU immer höhere Taktfrequenzen erreichen auch wenn die Speicherbausteine nur langsam schneller wurden. Von 1978 bis 1992 war in der x86 Serie die Taktfrequenz von 8 auf 50 MHz gestiegen, also um den Faktor 6,25. Die Overdriveprozessoren steigerten sie in zwei Jahren um den Faktor 2,6. In den nächsten 12 Jahren (weniger als zwischen 1978 und 1992 lagen, stieg die Taktfrequenz von 50 auf 3000 MHz, also um den Faktor 60. Dann setzte die Wärmeabgabe von über 100 Watt pro Prozessor einer weiteren Takterhöhung Grenzen. Mit dieser Spirale von immer höheren Takten setzte Intel die Konkurrenz unter Druck, den konnte sie nicht folgen, so konnte sie nur noch im billigen Einstiegssegment ihre Exemplare absetzen. weiterhin reduzierte man die Zeit in der ein PC genutzt wurde von durchschnittlich 6 auf weniger als 3 Jahre.

Links:

i486 Microprocessor Hardware Reference Manual

Artikel erstellt am 11.7.2014, Artikel zuletzt geändert am 17.12.2014

Zum Thema Computer ist auch von mir ein Buch erschienen. "Computergeschichte(n)" beinhaltet, das was der Titel aussagt: einzelne Episoden aus der Frühzeit des PC. Es sind Episoden aus den Lebensläufen von Ed Roberts, Bill Gates, Steve Jobs, Stephen Wozniak, Gary Kildall, Adam Osborne, Jack Tramiel und Chuck Peddle und wie sie den PC schufen.

Das Buch wird abgerundet durch eine kurze Erklärung der Computertechnik vor dem PC, sowie einer Zusammenfassung was danach geschah, als die Claims abgesteckt waren. Ich habe versucht ein Buch zu schreiben, dass sie dahingehend von anderen Büchern abhebt, dass es nicht nur Geschichte erzählt sondern auch erklärt warum bestimmte Produkte erfolgreich waren, also auf die Technik eingeht.

Die 2014 erschienene zweite Auflage wurde aktualisiert und leicht erweitert. Die umfangreichste Änderung ist ein 60 Seiten starkes Kapitel über Seymour Cray und die von ihm entworfenen Supercomputer. Bedingt durch Preissenkungen bei Neuauflagen ist es mit 19,90 Euro trotz gestiegenem Umfang um 5 Euro billiger als die erste Auflage. Es ist auch als e-Book für 10,99 Euro erschienen.

Mehr über das Buch auf dieser eigenen Seite.

Hier geht's zur Gesamtübersicht meiner Bücher mit direkten Links zum BOD-Buchshop. Die Bücher sind aber auch direkt im Buchhandel bestellbar (da ich über sehr spezielle Themen schreibe, wird man sie wohl kaum in der Auslage finden) und sie sind natürlich in den gängigen Online-Plattformen wie Amazon, Libri, Buecher.de erhältlich.

Sitemap

Kontakt

Impressum / Datenschutz

Neues

Hier werben / advertisment here

Buchshop

Bücher vom Autor